# USB3.2 复合设备 (BandWidth Test + DFU) 系统架构说明

**文档版本:** V1.1 | **更新日期:** 2026-11-04
**项目描述:** 基于 FPGA 的 USB 3.2 带宽测试设备工程 (含DFU背景升级)

## 修订历史

| 版本 | 日期 | 描述 | 作者 |
| --- | --- | --- | --- |
| V1.0 | 2026-10-14 | 初始版本。实现USB3.2 带宽测试功能，支持正反插。 | zefeng |
| V1.1 | 2026-11-4 | 增加 免驱DFU 功能。 | zefeng |

## 1. 系统概述

本工程实现了一个基于 FPGA 的 USB 3.2 复合设备，包含 **USB 带宽测试(Read/Write BandWidth Test, RWBW)** 和 **DFU背景升级 (Device Firmware Upgrade)** 两个核心功能。其中，RWBW带宽测试有配套的带宽测试软件 USB_RWBWTest_V1.0.1，可以进行 读写一致性测试 以及 读写压力测试。

系统支持基于标准 DFU 协议的在线背景升级功能。为确保设备的高可靠性与防“砖”能力，底层采用了 Multi-Boot 多重启动架构对 8MB(GD25Q64ESIG)/16MB(W25Q128JVSIQ) 的 SPI Flash 空间进行了严格划分：

- **工作位流 (Working Image)**：运行于起始地址 `0x0000000`，作为 DFU 更新的目标区域；
- **黄金位流 (Golden Image)**：固化于 `0x0100000` 地址，作为系统恢复的底层安全基线；
- **用户存储区**：其余空间（`0x0200000` 及以上）分配给 UMS 功能作为数据存储区。

> 💡 **地址配置说明：**
> 此处及后文提及的所有基准地址（如 `0x0300000`）均是针对 **GW5AT-60** 系列生成的 `.bin` 位流文件大小设定的。用户在实际开发时，可根据所使用的具体芯片型号对该地址进行调整。举例参考：
>
> - **GW5A-60**： `.bin` 文件约占用 800 KB，建议将黄金位流地址调整为 `0x0100000`；
> - **GW5A-138**： `.bin` 文件约占用 4850 KB，建议将黄金位流地址调整为 `0x0500000`。

系统顶层模块 `Top` 负责整合时钟网络、USB 物理层 (SoftPHY)、USB 协议层以及具体的业务子系统。该架构实现了从 USB 接口到底层 SPI Flash 以及物理 UART 逻辑引脚的数据互通。


## 2. 外部硬件接口说明

系统顶层 `Top` 暴露的物理引脚矩阵如下：

| 接口分类 | 信号引脚名称 | 方向 | 功能描述 |
| --- | --- | --- | --- |
| **系统控制** | `CLK_IN` | Input | 50MHz 基础系统时钟输入 |
| | `LED` | Output | 复位完成与系统状态指示灯 |
| **USB 物理层** | `\src\ip\serdes\serdes.csr` | Inout | USB3.2 相关接口 |
| **SPI Flash** | `spi_sclk` | Output | SPI 时钟 |
| | `spi_cs` | Output | SPI 片选信号 (低电平有效) |
| | `spi_mosi` | Output | SPI 主机输出/从机输入 (MOSI) 数据线 |
| | `spi_miso` | Input | SPI 主机输入/从机输出 (MISO) 数据线 |

## 3. 核心子系统分解

系统内部按逻辑域划分为以下主要子系统，各模块之间协同实现 USB 3.2 高速数据流处理与在线固件升级功能。




### 3.1 时钟与复位管理 (Clock & Reset Management)

- **时钟网络**：系统通过 `TLVDS_IBUF` 接收外部差分时钟，并利用 `ELVDS_OBUF` 输出 200MHz 参考时钟驱动底层物理层。系统核心控制逻辑的工作时钟 ( `pclk` ) 则由 USB 3.2 PHY 直接提供。
- **多级复位逻辑**：顶层逻辑内置了启动延时计数器，实现了多阶段的异步复位与安全同步释放序列 ( `sys_rst_n` , `phy_resetn` , `phy_resetn2` )，以此避免上电初期的亚稳态，确保 SerDes 锁相环的安全初始化。

### 3.2 USB 底层通信框架 (USB Core Framework)

- `SerDes_Top` **(USB 3.2 物理层)**：利用 FPGA 底层的高速硬核 SerDes 资源，实现 USB 3.2 协议的物理信号收发，并向协议层提供标准的 PIPE 数据总线 (如 `phy_pipe_rx_data`，`phy_pipe_tx_data`) 及控制接口。
- `USB3_2_Device_Controller_Top` **(USB 3.2 核心控制器)**：处理高速 USB 通信的链路层与协议层逻辑。负责维持 LTSSM (链路训练状态机)、包组装与解析、CRC校验及数据加解扰，并将总线事务转化为各端点 (Endpoint) 的标准化读写请求。

### 3.3 用户业务逻辑层 (User Layer)

顶层的 `UserLayer_top` 模块负责统筹设备的各种控制请求与特定的业务数据交互：

- **控制传输与枚举**：解析主机发送至 EP0 的 Setup 控制请求，回复设备描述符以完成设备的枚举与参数配置。
- **带宽测试模块**：对接核心控制器的 IN/OUT 内存接口，负责在 端点 1 (EP1) 上实现读写数据的无损回环 (Loopback)，并在 端点 2 (EP2) 上持续生成高速递增的数据流，供上位机进行带宽极限与压力测试。

### 3.4 DFU (Device Firmware Upgrade) 背景升级机制

设备的免驱在线升级功能被深度集成在用户逻辑与系统顶层状态机中：

- **模式切换与软断开 (Soft Detach)**：当主机下发 DFU_DETACH 请求时，`UserLayer_top` 内的控制模块会拉高 `o_dfu_detach_flag` 触发信号。顶层逻辑捕获该脉冲后，立即翻转当前操作模式 (`dfu_mode`)，并启动一个为期 500ms 的强制定时器 (`disconnect_timer`)。
- **总线重枚举**：在定时器生效的 500ms 期间，系统会拉低 `usb_logic_rstn` 信号（等同于模拟 VBUS 掉电），迫使 PC 认为设备已被物理拔出。定时器归零后设备自动恢复工作，从而以新模式重新枚举。
- **SPI Flash 写入路由**：设备以 DFU 模式枚举成功后，通过端点接收到的固件数据包将被转化为 SPI 物理时序，定向擦写外部 SPI Flash 的 `0x0000000` 工作位流区，且过程不会干扰其他扇区的数据。

## 4. USB_RWBWTest 软件使用说明

USB_RWBWTest_V1.0.1 是一款 USB 设备读写与带宽测试工具，支持简体中文与 English 双语界面。该软件可对设备进行高强度的读写一致性验证与极限吞吐量测试。





图 4-USB_RWBWTest_V1.0.1 软件主界面

## 4.1 设备连接与基础配置

- **自动枚举与刷新：** 软件内置后台 USB 硬件拓扑监控线程，支持设备的即插即用与断开自动检测，用户也可点击“刷新设备”按钮手动重载。
- **端点配置：** 默认情况下，软件会自动选择 Interface 0 及对应的底层读写端点(默认端点1用于读写一致性测试，端点2用于读写压力测试)。
- 如需测试特定端点，可勾选“自定义接口/端口”复选框，手动指定 IN 和 OUT 端点。

## 4.2 读写一致性测试 (Loopback)

一致性测试用于验证 FPGA 端点收发数据的准确性，通过比对下发与回传的数据负载来判断通信链路是否可靠。

- **测试模式：** 提供 **顺序数据测试**、**固定值测试** (可自定义 Hex 基础值) 以及 **随机数据测试** 三种数据生成策略。
- **数据采样：** 测试开始时，会在左侧日志窗口打印首次成功传输的前 512 字节数据采样（OUT 与 IN 数据的 Hex 预览），并在下方进度条实时显示当前测试进度与成功次数。





图 4-2：读写一致性测试运行状态

## 4.3 带宽与压力测试 (Bandwidth & Stress Test)

带宽与压力测试用于测试当前环境下实际的传输速率。提供实时的速率统计，结果将反馈至界面右侧的 READ/WRITE 动态仪表盘中。

- **带宽测试 (Bandwidth Test)：** 支持独立的“写入带宽测试”与“读取带宽测试”。用户可通过“测试数据量 (x5MB)”微调框设置单次测试的循环次数（默认 100 次，即 500MB 数据量）。
- **压力测试 (Stress Test)：** 提供写入压力、读取压力以及双向读写压力测试 (Dual-thread)。开启后，软件将持续进行无上限的数据吞吐，直至用户手动点击“■ 停止”按钮。

> ⚠ **超时警告：**
> 如果在测试过程中 IN 端点未接收到数据，日志窗口会高亮提示“超时，IN端点没有接收到数据”，此时请检查所选端点是否支持带宽测试功能。





图 4-3：双向带宽压力测试与实时仪表盘

## 5. 功能测试 —— DFU 背景升级


本系统采用 Multi-Boot 多重启动架构，为了实现安全的远程升级与数据隔离，系统将外部 W25Q128JVSIQ SPI Flash (16MB) 的物理地址进行了如下映射：

- `0x000000`：工作位流 (Working Image)，DFU 协议的默认下载与擦写目标地址。
- `0x300000`：黄金位流 (Golden Image)，出厂固化的安全备份区域。该地址可以自定义。

### 5.1 FPGA芯片配置参数预置

> ⚠ **开发板版本警告：**
> `DK_USB_GW5AT-LV60UG225_V1.0/V1.1开发板` **VQPS 引脚默认下拉接地**，因此此时无法进行 黄金地址写入操作。 请直接跳转至 `5.4 使用 dfu-util 执行升级测试`


> ⚠ **硬件操作警告：**
> 下述配置参数中的 **黄金位流地址 (Golden Boot Address)** 与 **AES 解密密钥** 底层基于 eFuse 机制，存在**不可逆的单向写入限制**（某一位一旦由 `0` 修改为 `1` 将永远无法恢复）。操作前请务必仔细核对！
> 此外，执行此类参数写入操作前，**必须先为开发板的 VQPS 引脚提供稳定的 1.8V 供电**，然后才能进行后续的软配置写入，否则将导致操作失败。




| | | MIN | MAX |
|---|---|---|---|
| $V_{EFUSE}$[2][3] | Voltage required for eFuse writing | 1.62V | 1.98V |

**黄金位流地址设定**:


1. 打开 Programmer，选中当前器件，右键选中 **“MSPI 2nd Boot Address”** 选项，进入配置页面。
2. 点击 "Read"，读取当前已配置的启动地址。显示为 `0x800_000`，但实际上默认地址为 `0x000_000`。
3. 在输入框填写目标启动地址（此工程应改为 `0x300_000`），点击“Write”按钮。若提示“Write Success”，则表示写入成功。
4. 再次点击“Read”，确认显示地址与写入值一致，确保配置生效。





**AES 密钥设定**:

Arora V 家族 FPGA 产品支持比特流数据加密，采用 128bit 的 AES 加密算法。用户可以在编译时加入 AES 密钥。器件上电后将会识别含有预设 AES 密钥的加密位流以及未加密的位流，并自动跳过 AES 密钥不匹配的加密位流。

1. **输入加密密钥**：菜单栏选择 "Project - Configuration"，点击 “BitStream”，勾选“Enable Encryption”并输入密钥值，如下图所示。此后进行编译时，Gowin EDA 会自动将该密钥信息置入到位流文件中。




2. **设置解密密钥**：打开 Programmer，选中当前器件，右键选中“Security Key Setting”选项。在弹出界面中输入加密的密钥值，单击“Write”将其固化到 FPGA 中。如下图所示：




*更具体的说明可见《UG714-Arora V 25K FPGA Products Programming and Configuration Guide》—— 4.3 Security*

### 5.2 黄金位流 (Golden Image) 与 工作位流 （Working Image） 预置

为了保证防砖机制能够正常介入，在交付前或首次测试前，需先通过硬件下载器将稳定版本的 `golden_DFU_V1.0.fs` 固件烧录至黄金地址。


1. 打开 Gowin Programmer，配置 Access Mode 为 `External Flash Mode Arora V`。
2. 在高级设置中，将烧录的起始地址 (Start Address) 手动修改为 `0x300000`。
3. 选择预先编译好的 Golden Image（仅 DFU 文件）位流文件并执行烧录。
4. 在高级设置中，将烧录的起始地址 (Start Address) 手动修改为 `0x000000`。
5. 选择预先编译好的 Working Image 位流文件并执行烧录。

### 5.3 环境配置

> ✅ 当前 DFU 升级功能已实现免驱支持，设备连接后 Windows 系统将自动加载驱动，无需额外配置，即连即用。

**注：**若使用早期固件版本（V1.0）或遇到自动识别异常时，可参考以下手动驱动配置步骤：

1. **连接设备**：将 FPGA 开发板通过 USB 数据线连接至电脑，右键以管理员身份运行 Zadig。
2. **枚举设备**：在顶部菜单栏依次点击 `Options` → `List All Devices`，确保工具能读取当前所有的 USB 物理设备。
3. **选择目标硬件**：在主界面的下拉列表中选中您的 DFU 设备（标识默认为 **DFU Runtime(interface 0/3)**）。请务必核对设备名称以免误操作。
4. **指定驱动协议**：在右侧的 Target 驱动选择框中，通过箭头切换并选择 **WinUSB(v6.x.xxxx)**。




## 5.4 使用 dfu-util 执行升级测试

本节主要验证通过 DFU (Device Firmware Upgrade) 接口向开发板外部的 SPI Flash 写入新固件的功能。测试提供了两种可选方式：使用图形化配套软件，或使用开源命令行工具 `dfu-util`。

### 5.4.1 方法一：使用图形界面 (GUI) 工具执行升级


本次测试使用配套 `tools` 文件夹中的 **CDC+HID+DFU测试软件.exe** 向开发板写入新固件。

#### 测试环境与注意事项

- **环境依赖**：请确保该测试软件与 `dfu-util.exe` 以及 `libusb-1.0.dll` 位于同一文件夹目录下，或者已将 `dfu-util` 的路径成功添加至系统环境变量中，否则将导致下载功能无法调用。
- **连接状态**：在进行 DFU 升级测试时，软件界面的 VID/PID 以及当前的“设备连接状态”无需特别关注。

#### 升级操作步骤

1. **选择固件**：点击“**选择固件文件**”按钮，在弹出的窗口中选择您希望下载的 `.bin` 固件文件。
2. **进入 DFU 模式**：点击“**执行 Detach**”按钮，触发设备切换至 DFU 模式。
3. **下载固件**：点击“**执行 Download**”按钮，软件将开始把 `.bin` 文件下载至开发板的 `spi_flash` 中。此时，下方的输出窗口会实时显示实际的下载进度。
4. **重启生效**：下载进度完成后，对开发板**重新上电**（断电后重新连接），设备即可加载并运行新烧录的固件。




### 测试固件说明

附件的 `DFU_bin` 文件夹中提供了以下几个固件供测试使用：

- `5A60_USB2_HIFI+HID+DFU.bin` —— 在DK_USB_GW5AT60-LV60UG225_V1.0开发板上运行的 USB2.0 复合设备，包含 HIFI+HID+DFU功能。
- `5A60_USB3_BULK+DFU_MSOS2.0_V1.1.bin` —— 在DK_USB_GW5AT60-LV60UG225_V1.0开发板上运行的 USB3.2 复合设备，包含 BULK带宽测试+DFU功能。


> ⚠ **重要提示：**
> 以上固件均保留了 DFU 升级功能。这意味着在烧录这几个固件并重新上电后，您依然可以继续使用该软件进行下一次的固件烧录。

### 5.4.2 方法二：使用 dfu-util 命令行执行升级

您也可以使用跨平台的开源命令行工具 `dfu-util` 进行测试。请确保已将 `dfu-util` 添加至系统的环境变量中。

#### 步骤 1：准备固件位流文件

在工程综合工具中，右键打开 Configuration —— BitStream —— General —— Bitstream Format，选择 **Binary**。编译完成后，软件会在 `pnr` 文件夹中生成对应的 `.fs`、`.bin` 以及 `.binx` 固件文件。准备好需要更新的 `.bin` 文件（例如命名为 `update_v2.bin`）。




**步骤 2：枚举并识别设备**

打开命令行终端 (CMD / PowerShell)，输入以下命令检查设备是否被正确识别：

```
dfu-util -l
```

若驱动正常，终端将列出当前支持 DFU 的设备，并显示对应的 VID 与 PID（如 `33AA:1800`）。

**步骤 3：下发新固件**

在终端中执行以下命令，触发设备从 APP 模式切换至 DFU 下载模式：


```
dfu-util -e
```

随后，执行以下命令发起下载：

```
dfu-util -d 33AA:1800 -a 0 -D update_v2.bin
```

**参数说明：**

- `-d 33AA:1800`：指定目标设备的 VID:PID。
- `-a 0`：指定更新目标为 Alt Setting 0，底层逻辑会自动映射至 Flash 的 `0x000000` 地址。
- `-D`：指令为 Download（下载指定固件至设备）。




### 步骤 4：背景升级监控与状态说明

执行下载命令后，终端会出现下载进度条。此时，USB 控制器接收数据流，并驱动 SPI Flash 控制器对 `0x000000` 区域执行擦写操作。

> 💡 **复合功能并发说明：**
> 当设备进入 DFU 模式时，将会被系统视为一个纯 DFU 设备，暂时失去原本的 工作 功能。DFU 下载完成后（进度达到 100% 且提示 “Done”），设备会自动恢复至 APP 模式，此时即可重新测试 工作 功能。但请注意，此时运行的仍是旧逻辑，需等待下一次重新上电，FPGA 才会真正从 `0x000000` 加载新固件。

### 步骤 5：复位与多重启动验证 (防砖测试)

1. **正常启动验证**：确认下载完成后，断电并重新上电，观察系统是否按新版本固件逻辑正常运行。
2. **防砖回退验证 (破坏性测试)**：您可以尝试下载 AES 密钥与当前不符或已损坏的 bin 位流文件，以模拟固件损坏的极端情况。重新上电后，Arora-V 芯片在校验 `0x000000` 失败时，会自动触发多重启动机制，回退并加载位于 `0x300000` 备份地址的黄金位流 (Golden Image)。系统依靠黄金位流成功启动后，您可以重新使用 DFU 对 `0x000000` 地址覆盖下载正确的位流文件，以此验证设备的自恢复能力。